您好、欢迎来到现金彩票网!
当前位置:ag视讯 > 固态存储器 >

基于FPGA控制的高速固态存储器设计

发布时间:2019-07-12 23:31 来源:未知 编辑:admin

  图像 · 编码与软件电子科技2009年第 22卷第 6期收稿日期: 2008208221作者简介: 张 健 (1980 - ) , 男 , 工程师。研究方向 : 计算机体系结构 , FPGA设计及应用。祝周荣 (1977 - ) , 女 ,工程师。研究方向: FPGA设计及应用 , 数字信号处理。基于 FPGA控制的高速固态存储器设计张 健 , 祝周荣(东华大学 计算机学院 , 上海 200051)摘 要 文中对固态存储器进行了需求分析 , 根据航天工程对高速固态存储器的需求 , 确定了设计方案。针对航天工程对高速固态存储器速率要求较高的特点 , 在逻辑设计方面采用流水线技术、并行总线技术。在器件选...

  图像 编码与软件电子科技2009年第 22卷第 6期收稿日期: 2008208221作者简介: 张 健 (1980 - ) , 男 , 工程师。研究方向 : 计算机体系结构 , FPGA设计及应用。祝周荣 (1977 - ) , 女 ,工程师。研究方向: FPGA设计及应用 , 数字信号处理。基于 FPGA控制的高速固态存储器设计张 健 , 祝周荣(东华大学 计算机学院 , 上海 200051)摘 要 文中对固态存储器进行了需求分析 , 根据航天工程对高速固态存储器的需求 , 确定了设计方案。针对航天工程对高速固态存储器速率要求较高的特点 , 在逻辑设计方面采用流水线技术、并行总线技术。在器件选择方面 , 采用 LVDS构成接口电路 , FPGA构成控制逻辑电路电路 , SDRAM芯片阵列构成存储电路。设计了高速固态存储器。该设计简化了硬件电路 , 大大提高了存储数据的速率。关键词 固态存储设备 ; FPGA; DRAM; 高速 ; 流水线 文献标识码 A 文章编号 1007 - 7820 (2009) 06 - 026 - 03High2speed Solid State Recorder Based on FPGA Ma in ControlLogicZhang Jian, Zhu Zhourong(School of Computer Science, Donghua University, Sanghai 200051, China)AbstractThe requirements for the solid state recorder are analyzed. The design scheme is determined onthe basis of the requirements of aerospace engineering on the high2speed solid state recorder (SSR). The High2Band2 Buses technology and pipeline technology are adopted. LVDS is adopted as the port part, FPGA as themain control logic, and the SDRAM chip array as the storage module. The scheme simplifies the hardware cir2cuit and raises the storing speed.Keywordssolid state recorder; FPGA; DRAM; high2speed; pipeline technology; high2band2buses tech2nology 高速数据采集系统目前在航天工程中已得到广泛应用 , 尤其在卫星工程中的应用更为广泛。它的关键技术是高速数据接口技术和高速大容量数据存储技术。当卫星飞至国境线以外或者在卫星地面接收站的接收卫星数据的范围以外 , 执行任务时大量的高速实时数据经过模数转换后 , 就必须采用高速大容量的存储设备将数据存储起来 ,然后才能在卫星飞入国境以内或地面接收站能够接收数据的范围内 , 才能够将卫星存储的数据发回地面 , 为地面体提供用于科学研究所需的数据。因此 , 针对卫星对固态存储器高速大容量要求 ,以 FPGA作为控制单元 , SDRAM作为存储单元是一种比较理想的解决方案。1 高速固态存储器的结构设计111 系统工作原理据 SD512Mx88储存芯片的资料显示 , 数据端口的数据宽度为 8位 , 为了保证数据的存储可靠性 , 并且提高速据的存取速度 , 在 FPGA中将数据的位宽度由接口的 8位扩展为 FPGA中的 32位 ,在存储器内部通过 4片存储芯片并联 , 并且 FPGA通过同时对 4片 SDRAM的并行操作 , 实现了存储单元由 8位到 32位的扩展。这样就可以有效地降低高速存储对 SDRAM 存储芯片的存储压力。同时 , SDRAM芯片还必须将已存储的数据及时进行刷新 , 从而避免数据丢失。为了保证在 SDRAM数据刷新时 , 存储器能够实现数据的高速存储或发送 , 文中采用两组存储单元交替存储 /刷新的模式提高存储速度。62 基于 FPGA控制的高速固态存储器设计图像 编码与软件 电子科技 /2009年 6月 15日112 结构框图硬件系统主要包括以下 3部分 : LVDS高速接口芯片、FPGA作程序为控制单元、SDRAM 作为存储单元 , 具体结构 , 如图 1所示[3 ]。图 1 系统结构113 各模块的设计(1) SD512Mx88储存芯片。本方案采用的基本存储芯片为 SD512Mx88,SD512Mx88单片容量为 4 GB, 内部为采用 4片容量为 1 GB的基片封装。采用 313 013 V的供电电压 , 数据端口的数据宽度为 8位 , 最高速率可达到133 MB /sec。数据结构采用 4 × 4 Banks × 32 MB ×8 bit, 具体结构如图 2所示。SD512Mx88具有较好的集成度 , 能够满足卫星存储设备重量轻的要求。图 2SD512Mx88储存芯片结构图(2)高速接口 (LVDS)。LVDS高速接口模块 , 主要用于提供本设备与各有效载荷以及卫星系统的数据与命令通信接口。LVDS即低压差分信号传输 , 是一种满足当今高性能数据传输应用的新型技术。LVDS技术拥有 330 mV的低压差分信号 (250 mV min和 450 mV max)和快速过度时间。这可以让产品达到自 100Mbps至超过1 Gbps 的高数据速率。此外 , 这种低压摆幅可以降低功耗消散 , 同时具备差分传输的优点。通过采用LVDS数据接口电路 , 解决了以往采用普通差分电路作为数据接口电路传输数据不高 , 以及因为接口效率不高影响数据存储效率的问题。(3)控制单元芯片 (FPGA)。采用 Xilinx 公 司 Virtex 系 列XQV600作为固态存储器的控制单元。Xilinx是航天和军用产品市场全面可编程逻辑解决方案的领先供应商 , 提供的 XQV600是用于卫星和太空的耐辐射可重配置 FPGA 产品。Xilinx公司的 XQV600具有耐辐射器件采用外延晶片工艺制造 , 可以保证总剂量、抗拴锁及很低的软失效率等特点 , 解决了以往太空环境中采用的 FPGA不能够反复擦写的问题 , 增加了设计的灵活性 , 有效加快了设计周期。FPGA 中 的2 提高数据存取效率的措施存储区由 4片存储芯片组成 , 分为 2组 , 对应2级流水线位宽的基本存储子模块。通过 LVDS高速数据接口接收和发送数据 , 数据经过 FPGA后由 FPGA实现存储区控制电路的逻辑功能 , 通过底板总线控制 SDRAM完成数据的存取。为了提高数据存取的效率 , 主要采用并行总线技术和流水线技术。并行总线技术亦称宽带总线技术 , 即通过拓宽数据总线的带宽实现数据宏观上的并行操作。以 4片 SDRAM芯片组成一个 32位宽的存储子模块为例 ,它们共用相同的控制信号 , 包括片选信号、读写信号、芯片内部地址等。子模块总是被看做一个整体而进行相同的操作 , 只是数据加载的时候是不同数据。这样 , 数据量将是用单独一块芯片时的 4倍 ,所以理论上速度也将是非并行时的 4倍。借鉴高性能计算机中指令系统通过流水线操作提高 ALU使用效率的原理。针对 SDRAM的需要刷新和数据的存取对速率要求较高的矛盾 , 可以采用流水线技术解决两者之间存在的问题。写流水原理图 , 如图 3所示 , 可以看到 , 流水线运行起来后 , 在任一时间片上总有若干小操作在同时进行 , 即在时间片上实现了复用 , 因此从整体上看速度将会提高。为了解决高速的数据采集和72 图像 编码与软件基于 FPGA控制的高速固态存储器设计 Electronic Sci1& Tech1/Jun115, 200982SDRAM刷新的问题之间的矛盾 , 采取将数据流串并转换 , 复制多个操作模块并行处理的设计方法。通过利用 FPGA内部的存储区实现的 2个 FIFO作为缓冲区。每条外部 SDRAM总线用一个 FIFO, 采集到的数据等数据量轮换存储到 2个 FIFO中 , 然后再将 FIFO中的数据写入或者读出 SDRAM。以写入数据为例 , FIFO的操作以流水方式进行。首先 ,外部数据通道写数据到 FIFO1时 , 存储数据到 FIFO1对应的存储芯片中 , 此时FIFO2对应的存储芯片进行数据刷新。与此相同 ,当 FIFO2写满后 , FIFO2将数据存储到 FIFO1对应的存储芯片中 , 到 FIFO1对应的存储芯片对数据进行刷新 ; 两个存储区域不断轮换 , 可提高数据的存储速率。读出数据时序方式与写入数据时相同 , FIFO1、FIFO2对应的 SDRAM 交替读出和刷新 , 提高数据的读取效率。具体硬件结构 , 如图 3所示[1 - 5 ]。当 FIFO1写满[6 ]。图 316组 SDRAM的流水操作方式示意图3 结束语本设计采用流水线技术、并行总线技术 , 利用 FPGA内部嵌入的存储块设计一组高速数据缓冲区 , 使得多个慢速的存储器件并行工作 , 令系统内外部数据的速率匹配 , 避免了外置高速缓存 ,简化了硬件电路 , 且大大地提高了存储数据的速率。参考文献[1] 杨海涛 , 苏涛. 基于 FPGA的高速大容量固态存储设备设计 [J ]. 国外电子元器件 , 2007(5) : 23 - 25.[2] 王静 , 刘夏伟. 基于 Linux的嵌入式系统的启动设计[J ]. 电子科技 , 2004(6) : 3 - 6.[3] 秦丽 , 任勇峰 , 桂君君. 某飞行器遥测系统固态存储器及其地面检测系统设计 [J ]. 应用基础与工程科学学报 , 2001(z1) : 34 - 37.[4] 韩茜 , 罗丰 , 吴顺君. 高速大容量固态存储系统的设计 [J ]. 雷达科学与技术 , 2005 (2) : 7 - 12.[5] 李超 , 王虹现 , 邢孟道. 高速大容量 Flash存储系统设计 [J ]. 火控雷达技术 , 2007(1) : 16 - 26.[6] 薛豪杰 , 杜啸晓. 基于 Flash存储器的多通道大容量数据采集系统 [J ]. 声学技术 , 2004(z1) : 13 - 18.(上接第 25页 )有很强的鲁棒性和抗干扰性 , 适用于过程存在化学反应且有大干扰、时变性、不确定性和强非线性的复杂化工对象调现象也有很好的抑制 , 对文中提及的 pH值控制特点有很好的针对性。ADRC的结构设计和参数整定不依赖对象数学模型 , 对 ESO参数采用参数寻优的方法进行初步整定后 , 可大大减小闭环参数整定的难度 , 更适用于化工过程的控制。[1 ]。对 pH值上升太多而发生超参考文献[1] 李海生. 自抗扰控制器在非线性化工过程控制中的应用 [J ]. 中南工业大学学报 : 自然科学版 , 2003,34 (4) : 354 - 359.[2]苏位峰. 基于自抗扰控制器的异步电机矢量控制[J ]. 清华大学学报 : 自然科学版 , 2004, 44 (10) :1329 - 1332.[3] 朱学峰. 采用 Hammerstein 模型的非线性预测控制[J ]. 控制理论与应用 , 1994, 11(5) : 564 - 575.[4] 韩京清. 从 PI D技术到“ 自抗扰控制 ”技术 [J ]. 控制工程 , 2002, 9(3) : 13 - 18.[5] 韩京清. 自抗扰控制器及其应用 [J ]. 控制与决策 ,1998, 13 (1) : 19 - 23.[6] 赵晓红 , 朱一民.DCS系统在氢氧化镍生产线中的应用 [J ]. 电子科技 , 2008, 21(9) : 74 - 76.[7] 栗晓梅 , 王庆林. 一般工业对象的二阶自抗扰控制[J ]. 控制工程 , 2002, 9(5) : 59 - 62.[8] 李东海 , 姜学智. 一类不可逆系统的非线性控制及预期动力学方程的选取 [J ]. 控制与决策 , 1998, 18(6) : 686 - 689.

http://yourinvent.com/gutaicunchuqi/579.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有